AMD ujawniło mapę drogową wydań procesorów EPYC, która obejmuje teraz rodziny Genoa-X nowej generacji, Siena (Zen 4) i Turin (Zen 5).
Jeśli spojrzymy na nazwy kodowe procesorów AMD EPYC, to aż niemal czuć zapach kawy, bazylii i słychać wysoki dźwięk przejeżdżającej obok Vespy. Kolejne generacje procesorów serwerowych AMD noszą bowiem nazwy włoskich miast. I tak pierwsza generacja nosi miano “Naples” (Neapol), druga – “Rome” (Rzym), obecna, “Milan” (Mediolan), a wkrótce dołączą do nich “Genoa” (Genua), “Bergamo” oraz, wyraźnie później, “Turin” (Turyn).
Generacja 4 AMD EPYC
Najnowsze plany firmy przedstawił Dan McNamara, starszy wiceprezes AMD i dyrektor generalny ds. serwerów. Plany rozwoju linii produktów EPYC potwierdzają, że AMD pracuje nad czterema różnymi rodzinami procesorów EPYC opartymi na architekturze Zen 4, jednocześnie potwierdzając nową generację rodziny Zen 5 o nazwie kodowej Turin.
AMD w generacji 4 układów EPYC zastosuje platformę SP5 (LGA 6096). Generacja ta będzie zawierała trzy linie procesorów: Genoa, Genoa-X i Bergamo. Procesory AMD EPYC Genoa będą wyposażone w maksymalnie 96 rdzeni Zen 4 (wykonanych w technologii 5nm) w jednostkach o mocy 200-400 W, podczas gdy Bergamo będzie zawierać do 128 rdzeni Zen 4 w jednostkach SKU o mocy 320-400 W. Platforma SP5 wspierać będzie zarówno układy jedno, jak i dwuprocesorowe. Obydwie sub-serie generacji czwartej obsługiwać będą do 12-kanałowej pamięci DDR5, do 160 linii PCIe Gen 5.0 i 64 linie dla CXL V1.1+ oraz do 12 linii PCIe Gen 3.0. Układy Genoa zobaczymy jeszcze w tym roku. Genoa-X, a więc wersja wyposażona w pamięć V-cahce, ma pojawić się w przyszłym roku.
Jak skonfigurowane będą rdzenie Zen 4 w układach Genoa? Nie mamy pewności. By uzyskać 96 rdzeni w jednym CPU AMD musi zastosować prawdopodobnie 12 bloków CCD, z których każdy zawierać będzie 8 rdzeni Zen4. Zapewne właśnie po to, by zmieścić ów pokaźny zestaw rdzeni, AMD zaprojektowało nowe, większe gniazdo dla CPU – same układy po prostu urosły. Dobrą wiadomością jest także obsługa pamięci DDR5-5200, co oznacza nie tylko wyraźny wzrost wydajności podsystemu pamięci, ale też niższy pobór prądu. Przy 12 kanałach na CPU, stosując moduły 128 GB można będzie obsadzić nawet do 3 TB RAM.
Specjalną wersją (a właściwie to osobną sub-linią) będzie Geonoa-X. Będą one tym dla Genoa, czym dla obecnych układów EPYC Milan są procesory Milan-X, a więc wersją wzbogaconą o pamięć 3D V-Cache. Podczas gdy Milan-X ma do 768 MB pamięci podręcznej L3, procesory Genoa-X będą wyposażone w ponad 1 GB pamięci podręcznej L3.
Większym wyzwaniem konstrukcyjnym były z pewnością procesory EPYC z linii Bergamo – zawierające aż do 128 rdzeni (16 bloków CCD). Mają one rywalizować z procesorami Intela z wbudowaną pamięcią HBM, oraz coraz potężniejszymi układami na architekturze ARM. Podobnie jak Genoa, układy Bergamo będą wykorzystywać gniazdo SP5, a główną różnicą jest to, że Genoa jest zoptymalizowana pod kątem wyższych zegarów, podczas gdy Bergamo jest zoptymalizowane pod kątem obciążeń o wyższej przepustowości.
SP6 dla edge computing?
O układach Siena wiemy tyle, że będą one pasowały do nowej platformy SP6 LGA 4844. Będą zawierały do 64 rdzeni i korzystać będą z architektury Zen4. Platforma SP6 ma to być opcja dla mniej wymagających pod względem rozbudowania systemów, a przy tym lepiej zoptymalizowana kosztowo. Będzie to rozwiązanie wyłącznie jednoprocesorowe, oferujące 6-kanałową pamięć, 96 linii PCIe Gen 5.0, 48 linii dla CXL V1.1+ i 8 linii PCIe Gen 3.0. SP6 zostało zaprojektowane do obsługi procesorów Siena, ale też (prawdopodobnie) podstawowych wariantów procesorów EPYC Genoa.
Generacja 5 AMD EPYC
O układach generacji 5 na tę chwilę wiadomo bardzo niewiele. Znana jest nazwa kodowa – Turin. Wiadomo też, że AMD wykorzysta w tej generacji kolejną architekturę, Zen5. Wygląda też na to, że zachowane zostanie gniazdo SP5. Oznacza to przynajmniej częściową międzygeneracyjną kompatybilność. Premiery układów AMD Turin należy oczekiwać w 2024 lub 2025 roku.
