Firmy Samsung Electronics i Synopsys ogłosiły, że pierwsza z nich pomyślnie wyprodukowała pierwszy mobilny system na chipie (SoC) wykonanym w procesie 3 nm Gate-all-Around (GAA).
Według Synopsys Samsung wykorzystał pakiet Synopsys.ai EDA do pomocy przy projektowaniu układu SoC, a także weryfikacji projektu w celu zwiększenia jego wydajności. Chociaż ważne jest, aby Samsung wykorzystał pakiet Synopsys.ai do opracowania wysokowydajnych układów SoC, jest to również doniosły postęp, ponieważ producent półprzewodników w końcu wprowadza na rynek swoje zaawansowane punkty dostępowe do smartfonów.
Dzięki najbardziej zaawansowanej architekturze tranzystorów GAA można tworzyć systemy projektowe o ultrawysokiej wydajności. Ten układ SoC osiąga maksymalny wzrost częstotliwości taktowania o 300 MHz i 10% redukcję zużycia energii.
Wysokowydajny mobilny SoC firmy Samsung (nie posiadający na razie nazwy) wykorzystuje uniwersalną architekturę procesora i procesora graficznego, a także różne moduły IP firmy Synopsys. Zespół projektowy nie tylko wykorzystał pakiet Synopsys.ai EDA do dostrajania projektów, ale także Synopsys DSO.ai, aby zmaksymalizować jego wydajność.
Celem firmy Samsung było między innymi osiągnięcie większej wydajności, mniejszego zużycia energii i zoptymalizowanego obszaru chipa (PPA), wykorzystując rozwiązanie Synopsys Fusion Compiler RTL-to-GDSII. Chociaż odlewnia Samsunga od dwóch lat wykorzystuje do produkcji chipów węzeł SF3E oparty na GAA, nigdy nie był on używany do produkcji chipów we własnych smartfonach ani w innych SoC.
Jak dotąd węzeł SF3E był wykorzystywany wyłącznie do wydobywania kryptowalut, prawdopodobnie ze względu na początkowo niską wydajność węzłów GAAFET. Chociaż komunikat prasowy Samsunga wskazuje jedynie, że ten SoC został wyprodukowany z węzłami GAA, a firma posiada bardziej złożone procesy SF3 oprócz 3-nanometrowego SF3E pierwszej generacji, uzasadnione jest spekulowanie, że jest to SF3, biorąc pod uwagę harmonogram.
Zespół programistów SoC firmy Samsung wykorzystał również techniki, takie jak optymalizacja podziału projektu, synteza zegara z wieloma źródłami (MSCTS) i inteligentna optymalizacja routingu w celu zmniejszenia zakłóceń sygnału, a także zastosowano inne, prostsze metody nakładania warstw.
Według oficjalnych oświadczeń, dzięki wzmocnieniu kompilatora Synopsys Fusion Compiler, proces programowania może pominąć tygodnie „ręcznego projektowania”.
