Producent układów scalonych TSMC współpracuje z firmami Ansys, Synopsys i Cadence w celu rozwijania możliwości systemu integracji fotoniki krzemu.
Firma Ansys zajmująca się oprogramowaniem do symulacji inżynieryjnych i TSMC współpracują nad systemem integracji fotoniki krzemowej Compact Universal Photonic Engine (COUPE).
Synopsys, dostawca narzędzi do projektowania chipów, pomaga firmie zoptymalizować przepływ fotonicznych układów scalonych (PIC).
Współpraca z Cadence rozszerzy wieloletnie partnerstwo między obiema firmami, które zaowocowało opracowaniem zintegrowanych chipów 3D i zaawansowanych węzłów procesowych do projektowania własności intelektualnej i fotoniki.
TSMC początkowo zaprezentowało swój program fotoniki krzemowej podczas North American Technology Symposium 2024 pod koniec kwietnia. Podczas tego wydarzenia firma przedstawiła swoje plany poprawy łączności w pakiecie, ostatecznie wprowadzając łączność optyczną 12,8 Tb/s do procesorów produkowanych przez TSMC.
Aby osiągnąć ten cel, TSMC opracowuje technologię COUPE, która wykorzystuje technologię pakowania chipów SoIC-X (System on Integrated Chips) do układania 65 nm elektronicznego układu scalonego (EIC) na PIC. TSMC twierdzi, że technika ta oferuje najniższą impedancję na interfejsie die-to-die, a tym samym poprawia wydajność energetyczną.
Fotonika krzemowa od dawna była reklamowana jako rozwiązanie, które pomoże centrom danych poradzić sobie z rosnącym zapotrzebowaniem na przepustowość i poprawić łączność między serwerami i przełącznikami. Technologia ta polega na wykorzystaniu krzemu zamiast szkła jako medium transportującego światło do tworzenia fotonicznych układów scalonych.
Rozwój technologii COUPE TSMC obejmie trzy fazy. W 2025 roku TSMC planuje wyprodukować silnik optyczny dla złączy OSFP (Octal Small Form Factor Pluggable), umożliwiający transfer danych z prędkością 1,6 Tbps.
W kolejnym roku firma zintegruje COUPE w opakowaniach CoWoS (Chip on Wafer on Silicon) jako co-packaged optics – zaawansowana heterogeniczna integracja optyki i krzemu na jednym upakowanym podłożu – z przełącznikiem, umożliwiając optyczne połączenia na poziomie płyty głównej z prędkością do 6,4 Tb/s.
Ostatnia faza ma zostać zintegrowana z opakowaniem procesora, co według TSMC pozwoli na osiągnięcie prędkości transferu danych do 12,8 Tb/s. Nie podano harmonogramu wydania tej ostatniej fazy.
“Wkraczamy w świat oparty na sztucznej inteligencji, w którym sztuczna inteligencja działa nie tylko w centrach danych, ale także w komputerach PC, urządzeniach mobilnych, samochodach, a nawet w Internecie rzeczy – powiedział CEO TSMC C.C. Wei. – W TSMC oferujemy naszym klientom najbardziej kompleksowy zestaw technologii, aby zrealizować ich wizje dotyczące sztucznej inteligencji, od najbardziej zaawansowanego krzemu na świecie, przez najszersze portfolio zaawansowanych platform pakowania i układów scalonych 3D, po specjalistyczne technologie, które integrują świat cyfrowy ze światem rzeczywistym” – dodał.
Inne nowe technologie, nad którymi TSMC skupiło się podczas kwietniowego Sympozjum Technologicznego, to technologia A16, która ma poprawić gęstość upakowania chipów w produktach dla centrów danych; technologia NanoFlex, która pozwoli projektantom chipów mieszać i dopasowywać komórki z różnych bibliotek w ramach tego samego projektu bloku; nowo zoptymalizowany węzeł klasy 5 nm o nazwie N4C; rozwój technologii CoWoS, SoIC i TSMC-SoW (System-on-Wafer) oraz zaawansowane opakowania dla przemysłu motoryzacyjnego.
