W związku z wyłączną produkcją kontraktową chipów AI dla gigantów technologicznych, takich jak NVIDIA i AMD, TSMC we współpracy ze swoją spółką zależną, dostawcą usług projektowych ASIC, Global Unichip Corporation (GUC), poczyniło znaczne postępy w produkcji niezbędnych komponentów peryferyjnych dla serwerów AI, szczególnie pamięć o dużej przepustowości (HBM). Wspólnie zabezpieczyli duże zamówienie na podstawowe chipy matrycy HBM4 nowej generacji.
Według raportu Economic Daily News referowanego przez TrendForce TSMC zabezpieczyło kolejną szansę biznesową związaną ze sztuczną inteligencją. W doniesieniach sugeruje się, że decyzja SK Hynix o powierzeniu zamówień na chipy bazowe firmom GUC i TSMC wynika przede wszystkim z faktu, że TSMC ma obecnie 90% rynku zaawansowanych opakowań CoWoS stosowanych w chipach HPC.
Źródła branżowe cytowane w raporcie wskazują, że duży popyt na sztuczną inteligencję nie tylko sprawia, że chipy związane z obliczeniami o wysokiej wydajności (HPC) cieszą się dużym zainteresowaniem, ale także napędza duży popyt na HBM, tworząc nowe możliwości rynkowe.
Ten gwałtowny wzrost popytu przyciągnął głównych producentów pamięci, takich jak SK Hynix, Samsung i Micron, do aktywnych inwestycji. Obecne moce produkcyjne HBM3 i HBM3e znajdują się w stanie niedoboru dostaw.
W miarę jak w przyszłym roku produkcja chipów AI osiągnie poziom 3 nm, istniejące HBM3 i HBM3e, ograniczone ograniczeniami pojemności i prędkości, mogą uniemożliwić nowej generacji chipów AI osiągnięcie maksymalnej mocy obliczeniowej. W związku z tym trzej główni producenci pamięci jednomyślnie zwiększają swoje nakłady inwestycyjne i rozpoczynają inwestycje w rozwój produktów HBM4 nowej generacji, których celem jest masowa produkcja do końca 2025 r. i dostawy na dużą skalę do 2026 r.
Podczas gdy producenci pamięci zajmują się badaniami i rozwojem nowej generacji HBM4, organizacja normalizująca półprzewodniki JEDEC Solid State Technology Association również jest zajęta ustanawianiem nowych standardów związanych z HBM4. Krążą również pogłoski, że JEDEC złagodzi ograniczenie wysokości układania HBM4 do 775 mikrometrów, co daje do zrozumienia, że wymagana wcześniej zaawansowana technologia pakowania wykorzystująca łączenie hybrydowe może zostać przełożona do następnej generacji specyfikacji HBM.
Źródła branżowe cytowane w raporcie sugerują również, że najbardziej znaczącą zmianą w HBM4, poza zwiększeniem wysokości układania do 16 warstw pamięci DRAM, będzie dodanie logicznego układu scalonego w podstawie w celu zwiększenia szybkości transmisji.
Oczekuje się, że ten logiczny układ scalony, znany jako matryca podstawowa, będzie główną innowacją w nowej generacji HBM4 i prawdopodobnie powodem złagodzenia przez JEDEC ograniczenia wysokości układania w stosy. Z drugiej strony SK Hynix ogłosiło współpracę z TSMC w celu udoskonalenia HBM4 i wykorzystania możliwości w zaawansowanych opakowaniach.
Źródła branżowe wskazują również, że firmie GUC udało się pozyskać kluczowe zamówienie na projekt matrycy bazowej HBM4 firmy SK Hynix. Oczekuje się, że prace nad projektem zostaną ukończone już w przyszłym roku, a produkcja będzie prowadzona w procesach 12 nm i 5 nm firmy TSMC, w zależności od tego, czy priorytetem jest wysoka wydajność, czy niskie zużycie energii.
