Wśród postępu nowych aplikacji, takich jak sztuczna inteligencja, wysokowydajne przetwarzanie (HPC), centra danych i autonomiczne pojazdy, technologia pakowania na poziomie paneli typu fan-out (FOPLP) z powodzeniem przyciągnęła uwagę branży.
Powodem zainteresowania tą technologią są zalety w postaci znacznej poprawy mocy obliczeniowej, zmniejszenia opóźnień i zwiększenia przepustowości. W rezultacie coraz więcej producentów wchodzi na ten rynek.
Od drugiego kwartału tego roku producenci układów scalonych, tacy jak AMD, aktywnie nawiązywali kontakt z TSMC i profesjonalnymi firmami OSAT (Outsourced Semiconductor Assembly and Test), aby promować pakowanie układów scalonych przy użyciu technologii FOPLP, co jeszcze bardziej zwiększyło zainteresowanie branży tą technologią.
TrendForce wskazuje, że technologia FOPLP ma zalety i wady, stawiając czoła zarówno szansom, jak i wyzwaniom. Jej głównymi zaletami są niższy koszt jednostkowy i większy rozmiar opakowania, ale ponieważ jej technologia i systemy sprzętowe wciąż się rozwijają, proces komercjalizacji jest wysoce niepewny.
Szacuje się, że harmonogram masowej produkcji FOPLP w konsumenckich układach scalonych i procesorach graficznych AI może przypadać odpowiednio na drugą połowę 2024 r. do 2026 r. i 2027–2028 r.
Niedawno producent sprzętu półprzewodnikowego ACM Research Shanghai wprowadził na rynek urządzenie do galwanizacji na poziomie paneli Ultra ECP app-p do FOPLP. Wcześniej ACM wprowadził na rynek urządzenie do czyszczenia podciśnieniowego Ultra C vac-p przeznaczone do zastosowań pakowania na poziomie paneli typu fan-out, co oznacza, że ACM pomyślnie wkroczyło na rynek FOPLP.
W rzeczywistości zaawansowane pakowanie wiąże się ze wzrastającym zapotrzebowaniem na nisko-opóźnieniowe, szerokopasmowe i ekonomiczne układy półprzewodnikowe, a FOPLP oferuje połączenia o dużej przepustowości i gęstości, co czyni ją technologią o większym potencjale.
Technologia FOPLP jest procesem wykonywanym na większych kwadratowych podłożach, umożliwiającym integrację wielu układów scalonych, elementów pasywnych i połączeń w jednym pakiecie na panelu, co zapewnia większą elastyczność, skalowalność i opłacalność. Dzięki redystrybucji układów scalonych na większych prostokątnych panelach technologia FOPLP znacznie obniża koszty pakowania dużych procesorów graficznych i pamięci o dużej gęstości i przepustowości (HBM).
Wskaźnik wykorzystania tradycyjnych płytek krzemowych wynosi mniej niż 85%, podczas gdy w przypadku paneli przekracza 95%. Efektywna powierzchnia panelu 600×600 mm jest 5,7 razy większa niż tradycyjnego krzemowego wafla 300 mm, a całkowity koszt panelu ma spaść o 66%. Wzrost wykorzystania powierzchni prowadzi do większej wydajności, większej elastyczności w projektowaniu układów AI i znacznej redukcji kosztów.
Obecnie głównymi graczami w dziedzinie zaawansowanych opakowań FOPLP są Powertech Technology, ASE Group, SPIL, TSMC, Innolux, JSnepes i Samsung Electro-Mechanics.
