Podczas Sympozjum Technologicznego Ameryki Północnej w TSMC gigant półprzewodników zaprezentował proces A16, zaprojektowany tak, aby pomieścić więcej tranzystorów, a tym samym zwiększyć wydajność obliczeniową i zmniejszyć zużycie energii.
Jak wynika z raportu TechNews referowanego przez TrendForce, warta uwagi jest zwłaszcza integracja architektury Super PowerRail i tranzystorów nanoarkuszowych w chipie A16, umożliwiająca szybszy i wydajniejszy rozwój procesorów do centrów danych. W miarę postępu prawa Moore’a tranzystory stają się mniejsze i gęstsze, a liczba ułożonych warstw rośnie. Może wymagać przejścia przez 10 do 20 warstw fastackingu, aby zapewnić zasilanie i sygnały danych do znajdujących się poniżej tranzystorów, co prowadzi do coraz bardziej złożonych sieci połączeń wzajemnych i linii energetycznych.
Gdy sygnały elektryczne przemieszczają się w dół, następuje spadek napięcia w podczerwieni, co powoduje utratę mocy. Oprócz strat mocy problemem jest również przestrzeń zajmowana przez linie zasilające. Na późniejszych etapach produkcji chipów skomplikowany układ linii zasilających często zajmuje co najmniej 20% zasobów. Rozwiązanie problemu konfliktów zasobów sieci sygnałowej i zasilającej oraz umożliwienie miniaturyzacji komponentów stało się poważnym wyzwaniem dla projektantów chipów.
Jak wynika z raportu, branża zaczyna badać możliwość przeniesienia sieci zasilających na tył chipa. A16 firmy TSMC wykorzystuje inne okablowanie chipowe. Przewody dostarczające moc do tranzystorów będą umieszczone pod tranzystorami, a nie nad nimi, co jest znane jako tylne zasilanie.
Jedną z metod optymalizacji procesorów jest ograniczenie spadku podczerwieni. Zjawisko to obniża napięcie odbierane przez tranzystory, obniżając w ten sposób wydajność. Okablowanie A16 jest mniej podatne na spadki napięcia. Intel wprowadził również zasilanie typu backside w Intel 20A, nie tylko upraszczając dystrybucję mocy, ale także umożliwiając gęstsze upakowanie chipów. Celem jest umieszczenie większej liczby tranzystorów w procesorze w celu zwiększenia mocy obliczeniowej.
Tranzystory składają się z czterech głównych elementów: źródła, drenu, kanału i bramki. Źródło znajduje się w miejscu, gdzie prąd wpływa do tranzystora, dren jest tam, gdzie wypływa, a kanał i bramka kierują ruchem elektronów.
Układ A16 firmy TSMC bezpośrednio łączy linie przesyłowe mocy ze źródłem i odpływem, co czyni go bardziej złożonym niż inne metody dostarczania zasilania z tyłu, takie jak rozwiązania Intela. Jednakże TSMC twierdzi, że decyzja o bardziej złożonym projekcie ma na celu zwiększenie wydajności chipów. Używając Super PowerRail w A16, TSMC osiąga o 10% wyższą częstotliwość taktowania lub 15% do 20% zmniejszenie zużycia energii przy tym samym napięciu roboczym (Vdd) w porównaniu do N2P. Co więcej, gęstość chipów jest zwiększona nawet 1,10 razy, co pozwala na obsługę produktów centrów danych. A16 zawiera również NanoFlex, rodzaj tranzystora nanoarkuszowego.
NanoFlex zapewnia projektantom chipów elastyczne komponenty w standardzie N2, służące jako podstawowy element konstrukcyjny do projektowania chipów. Komponenty o mniejszej wysokości pozwalają zaoszczędzić miejsce i zapewniają wyższą efektywność energetyczną, natomiast te o większej wysokości maksymalizują wydajność. Optymalizacja kombinacji wysokich i niskich komponentów w tym samym bloku konstrukcyjnym pozwala na dostosowanie zużycia energii, wydajności i powierzchni w celu osiągnięcia najlepszej równowagi. Możliwość ta łączy w sobie różne typy tranzystorów o różnych konfiguracjach wydajności energetycznej, prędkości i rozmiaru.
Elastyczność umożliwia klientom ścisłą integrację chipów TSMC z ich wymaganiami, maksymalizując wydajność. TSMC planuje zadebiutować na technologii NanoFlex w procesie 2 nanometrów, a masową produkcję zaplanowano na 2025 r.
Premiera A16 planowana jest na drugą połowę 2026 r.
