Dostosuj preferencje dotyczące zgody

Używamy plików cookie, aby pomóc użytkownikom w sprawnej nawigacji i wykonywaniu określonych funkcji. Szczegółowe informacje na temat wszystkich plików cookie odpowiadających poszczególnym kategoriom zgody znajdują się poniżej.

Pliki cookie sklasyfikowane jako „niezbędne” są przechowywane w przeglądarce użytkownika, ponieważ są niezbędne do włączenia podstawowych funkcji witryny.... 

Zawsze aktywne

Niezbędne pliki cookie mają kluczowe znaczenie dla podstawowych funkcji witryny i witryna nie będzie działać w zamierzony sposób bez nich.Te pliki cookie nie przechowują żadnych danych umożliwiających identyfikację osoby.

Brak plików cookie do wyświetlenia.

Funkcjonalne pliki cookie pomagają wykonywać pewne funkcje, takie jak udostępnianie zawartości witryny na platformach mediów społecznościowych, zbieranie informacji zwrotnych i inne funkcje stron trzecich.

Brak plików cookie do wyświetlenia.

Analityczne pliki cookie służą do zrozumienia, w jaki sposób użytkownicy wchodzą w interakcję z witryną. Te pliki cookie pomagają dostarczać informacje o metrykach liczby odwiedzających, współczynniku odrzuceń, źródle ruchu itp.

Brak plików cookie do wyświetlenia.

Wydajnościowe pliki cookie służą do zrozumienia i analizy kluczowych wskaźników wydajności witryny, co pomaga zapewnić lepsze wrażenia użytkownika dla odwiedzających.

Brak plików cookie do wyświetlenia.

Reklamowe pliki cookie służą do dostarczania użytkownikom spersonalizowanych reklam w oparciu o strony, które odwiedzili wcześniej, oraz do analizowania skuteczności kampanii reklamowej.

Brak plików cookie do wyświetlenia.

Czyżby TSMC spowolniło w rozwoju produkcji pamięci?

Jak donosi WikiChip zdolność do skalowania produkcji pamięci SRAM w TSMC ogromnie zwolniła. Czy to oznacza potencjalną korzyść dla konkurentów?

Jeśli chodzi o zupełnie nowe węzły produkcyjne, oczekujemy, że zwiększą wydajność, zmniejszą zużycie energii i zwiększą gęstość tranzystorów. Ale podczas gdy obwody logiczne dobrze skalowały się z najnowszymi technologiami procesowymi, komórki pamięci SRAM pozostawały nieco w tyle i najwyraźniej prawie przestały skalować się w węzłach produkcyjnych klasy 3 nm TSMC. Jest to poważny problem dla przyszłych procesorów, układów graficznych i SoC, które prawdopodobnie staną się droższe z powodu powolnego skalowania obszaru komórek SRAM.

Kiedy TSMC formalnie wprowadziło swoje technologie wytwarzania N3 na początku tego roku, podało, że nowe węzły zapewnią 1,6- i 1,7-krotną poprawę gęstości w porównaniu z procesem N5 (czyli 5 nm). To, czego, zdaniem WikiChip, nie ujawniło, to to, że komórki SRAM nowych technologii prawie nie skalują się w porównaniu do N5. WikiChip, powołuje się na informacje z artykułu TSMC opublikowanego na International Electron Devices Meeting (IEDM)

Nowoczesne procesory, procesory graficzne i układy SoC wykorzystują mnóstwo pamięci SRAM do różnych pamięci podręcznych podczas przetwarzania wielu danych, a pobieranie danych z pamięci jest wyjątkowo nieefektywne, zwłaszcza w przypadku różnych obciążeń związanych ze sztuczną inteligencją (AI) i uczeniem maszynowym (ML). Ale nawet procesory ogólnego przeznaczenia, układy graficzne i procesory aplikacji dla smartfonów mają obecnie ogromne pamięci podręczne.

Oznacza to, że zaburzenia skalowania po stronie TSMC mogą skutkować problemami dla szerokiej części branży. Zapotrzebowanie na pamięci podręczne i SRAM będzie tylko rosło, ale w przypadku N3 (który ma być używany tylko w przypadku kilku produktów) i N3E nie będzie sposobu na zmniejszenie obszaru matrycy zajmowanego przez SRAM i złagodzenie wyższych kosztów w porównaniu do N5.

TSMC planuje wprowadzić swoją zoptymalizowaną pod kątem gęstości technologię procesową N3S, która ma przenieść zmniejszenie rozmiaru komórki bitowej SRAM w porównaniu z N5, ale ma się to stać dopiero około 2024 roku.

Lenovo Polska podczas uroczystej gali Lenovo Top Partners Awards 2022, w znakomitym stylu nagrodziło swoich najlepszych partnerów biznesowych. Prezentujemy listę laureatów!